차세대 반도체 연구실의 연구 결과가 국제 SCIE 저널 IEEE Access (Impact Factor: 3.6, 상위 34.8%)에 게재되었다. 논문 제목은 ‘Emerging Neuromorphic Devices-Compatible SNN Hardware With Adaptive STDP and Validation Using Novel CMOS Neuron-Synapse Circuits’로, 본 연구에서는 다양한 신소재 기반 신경모사 소자와 호환 가능한 Spiking Neural Network (SNN) 하드웨어 검증 플랫폼을 제안하고, TSMC 180 nm 공정을 활용하여 뉴런 및 시냅스 소자 어레이를 통합한 아날로그 집적회로 시스템을 제작하였다.

Spike-Timing-Dependent Plasticity (STDP) 학습 회로와 spike regenerator회로 등을 구현하여, 복잡한 ADC/DAC 회로 없이도 소자 특성과 타이밍 불일치를 보정함으로써 안정적이고 효율적인 학습 동작을 실현하였다. 또한 CMOS 기반 뉴런 및 시냅스 회로를 설계하여 이머징 뉴로모픽 소자의 동작을 정밀히 모사하고, STDP 기반 패턴 분류 학습 및 추론 기능을 어레이 단위에서 성공적으로 검증하였다. 제안된 시스템은 저전력·고집적 뉴로모픽 하드웨어 구현을 위한 플랫폼으로 활용될 수 있으며, 향후 신소재 기반 신경모사 소자와의 통합 및 대규모 배열 확장을 통해 차세대 지능형 반도체 시스템 개발에 기여할 것으로 기대된다.

본 논문에는 이화여자대학교 곽준영 교수가 교신저자로 참여하였다. 해당 논문은 https://doi.org/10.1109/ACCESS.2025.3616388 에서 확인할 수 있다.